

**THOMSON**  
DELPHION

RESEARCH

PRODUCTS

INSIDE DELPHION

Log Out

Work Files

Saved Searches

My Account | Products

Search: Quick/Number Boolean Advanced Derwent

## The Delphion Integrated View

Get Now: ☒ PDF | [More choices...](#)Tools: Add to Work File: [Create new Work File](#)View: INPADOC | Jump to: [Top](#)[Email this to](#)

**Title:** JP2003078065A2: SUBSTRATE FOR PACKAGING SEMICONDUCTOR DEVICE AND PACKAGE FOR HOUSING OPTICAL SEMICONDUCTOR DEVICE

**Country:** JP Japan  
**Kind:** A2 Document Laid open to Public Inspection

**Inventor:** YANAGISAWA MITSUO;  
WADA HISAYOSHI;  
SHIRASAKI TAKAYUKI;

**Assignee:** KYOCERA CORP  
[News, Profiles, Stocks and More about this company](#)

**Published / Filed:** 2003-03-14 / 2001-09-06

**Application Number:** JP2001000270208

**IPC Code:** H01L 23/12;

**Priority Number:** 2001-09-06 JP2001000270208

**Abstract:** PROBLEM TO BE SOLVED: To solve a problem that transmission characteristics are deteriorated by making characteristic impedance discontinuous and increasing the reflection of high frequency signal, since a ground potential is made unstable by the conduction resistance and impedance component of a through conductor for connecting an electrode pad and a semiconductor device in a high frequency range of  $\geq 20$  GHz.

SOLUTION: An interval between an electrode pad 13 and each of inner layer ground conductors 10 and 11 are defined as (d) and the diameter of the electrode pad 13 is defined as (w), in the direction parallel to the principal surface of an insulated substrate 9 configured by laminating a plurality of insulating layers 9a, 9b and 9c and an interval between the electrode pad 13 and each of inner layer ground conductors 10' and 11'. The status of  $0 < d \leq w$  is provided, two of inner layer ground conductors 10, 11, 10' and 11' are laminated through the insulating layer 9b, and the thickness 14 of the insulating layer 9b between each of inner layer ground conductors 10 and 11 and each of inner layer ground conductors 10' and 11' is  $\leq 1/4$  the wavelength of a high frequency signal to be transmitted by a through conductor 12.

COPYRIGHT: (C)2003,JPO

**Family:** None

**Other Abstract Info:** DERABS G2003-322484 DERABS G2003-322484



[Nominate this for](#)



[the Gallery...](#)

© 1997-2004 Thomson

[Research Subscriptions](#) | [Privacy Policy](#) | [Terms & Conditions](#) | [Site Map](#) | [Contact Us](#) | [Help](#)

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-78065

(P2003-78065A)

(43)公開日 平成15年3月14日(2003.3.14)

(51)Int.Cl.<sup>7</sup>  
H 0 1 L 23/12

識別記号  
3 0 1

F I  
H 0 1 L 23/12

テラコート<sup>®</sup>(参考)

3 0 1 L

審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出願番号 特願2001-270208(P2001-270208)

(22)出願日 平成13年9月6日(2001.9.6)

(71)出願人 000006633

京セラ株式会社

京都府京都市伏見区竹田島羽殿町6番地

(72)発明者 柳沢 美津夫

滋賀県蒲生郡蒲生町川合10番地の1 京セラ株式会社滋賀蒲生工場内

(72)発明者 和田 久義

鹿児島県国分市山下町1番1号 京セラ株式会社鹿児島国分工場内

(72)発明者 白崎 隆行


鹿児島県国分市山下町1番1号 京セラ株式会社鹿児島国分工場内

(54)【発明の名称】 半導体素子搭載用基板および光半導体素子収納用パッケージ

(57)【要約】

【課題】 20GHz以上の高い周波数帯域において、電極パッドと半導体素子とを接続する貫通導体の導通抵抗およびインダクタンス成分により接地電位が不安定になり、特性インピーダンスの不連続が生じて高周波信号の反射が増大し伝送特性が劣化するという問題があった。

【解決手段】 複数の絶縁層9a、9b、9cを積層してなる絶縁基板9の主面に平行な方向における電極パッド13と内層接地導体10、11との間隔および電極パッド13と内層接地導体10'、11'との間隔をd、電極パッド13の直径をwとしたとき $0 < d \leq w$ であり、内層接地導体10、11、10'、11'は絶縁層9bを介して2つ積層されているとともに内層接地導体10、11と内層接地導体10'、11'との間の絶縁層9bの厚さ14が貫通導体12により伝送される高周波信号の波長の4分の1以下である。



## 【特許請求の範囲】

【請求項1】 複数の絶縁層を積層して成る絶縁基板の一方の主面に半導体素子を載置する載置部が形成され、他方の主面に外部接続用の略円形の電極パッドが設けられ、かつ前記絶縁基板の内部に前記半導体素子と前記電極パッドとを接続する貫通導体および該貫通導体を取り囲むように略円形の開口が形成された内層接地導体が設けられた半導体素子搭載用基板であって、前記主面に平行な方向における前記電極パッドと前記内層接地導体との間隔を $d$ 、前記電極パッドの直径を $w$ としたとき $0 < d \leq w$ であり、前記内層接地導体は前記絶縁層を介して複数積層されているとともに前記内層接地導体間の前記絶縁層の厚さが前記貫通導体により伝送される高周波信号の波長の4分の1以下であることを特徴とする半導体素子搭載用基板。

【請求項2】 前記載置部が光半導体素子用として形成された請求項1記載の半導体素子搭載用基板と、前記一方の主面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、該光ファイバ固定部材の内側に設置された透光性部材とを具備したことを特徴とする光半導体素子収納用パッケージ。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、LSIやIC等の半導体素子を搭載するための半導体素子搭載用基板およびそれを用いた光半導体素子収納用パッケージに関する。

## 【0002】

【従来の技術】 従来の半導体レーザ(LD)や発光ダイオード(LED)、フォトダイオード(PD)等の光半導体素子を収納する光半導体素子収納用パッケージ(以下、光半導体パッケージという)は、一般的に鉄(Fe)-ニッケル(Ni)-コバルト(Co)合金や銅(Cu)-タングステン(W)合金等の金属からなる。この光半導体パッケージは、上面の中央部に光半導体素子が載置される載置部を有する基体と、Fe-Ni-Co合金等からなり、載置部を囲繞するように基体上面の周辺部に銀(Ag)ロウ等のロウ材を介して接合された枠体とから主に構成される。この枠体は、その側部に設けられた貫通孔に、アルミナセラミックス等からなり外部接続用のリード端子を有するセラミック端子が嵌着される。

【0003】 また、枠体の他の側部に形成された貫通孔には、Fe-Ni-Co合金等からなる筒状の光ファイバ固定部材(以下、固定部材という)が嵌着される。この固定部材は、枠体の側部の貫通孔にAg-Cuロウ材等でロウ付けして接合される。また、固定部材の内側には、光半導体素子と外部との光信号の授受を行う光ファイバおよび集光用の透光性部材、即ちレンズ部材が設置

される。

【0004】 さらに、枠体の上面に光半導体素子を気密に封止する蓋体が接合される。この蓋体は、Fe-Ni-Co合金等からなるシールリングを介して枠体上面にAg-Cuロウ材等によるシーム溶接で接合される。

【0005】 そして、このような光半導体パッケージを用いた光半導体装置は、例えば、外部の駆動回路等から供給される駆動信号によって光半導体素子を光励起させ、光励起されたレーザ光等の光を透光性部材を通して光ファイバに授受させるとともに、その光ファイバにより光信号を伝送させることによって大容量の情報を伝送する光通信用の光電変換装置として機能する。

【0006】 近年、光通信網の拡大に伴い、光通信システム、光通信機器および上記光半導体装置等の高速化が要求されている。また、上記光半導体パッケージの外部インターフェイス基板等の外部電気回路基板への接合、実装が、自動化ライン上で行われるようになってきており、このような自動実装に対応できるとともに、光信号の高速伝送が可能な光半導体パッケージが求められている。

【0007】 そして、上記従来の光半導体パッケージを外部電気回路基板に実装する場合、光半導体パッケージ下面に接続したリード端子や半田等を介して接続し実装する必要があり、このリード端子や半田等を接合するための電極パッドを光半導体パッケージ下面に設ける必要がある。そのために、光半導体パッケージの基体を多層構成のセラミック基板とし、上記電極パッドは、例えばタングステンの金属ペーストを塗布印刷した後、同時焼成によりセラミック基板表面に強固に形成されていた。

【0008】 しかし、この電極パッドと光半導体パッケージの基体内の内層接地導体との間で電氣的容量(キャパシタンス)が発生し、これが電極パッドと光半導体素子とを接続する貫通導体の特性インピーダンスに影響を与え、駆動信号である1GHz以上の高周波信号を伝送損失を小さくして送受信することが困難であるという問題点があった。

【0009】 そこで、この問題点を解決する手段として、本出願人は、図3に示すように複数の絶縁層109a、109b、109cを積層してなる絶縁基板109の一方の主面に半導体素子(図示せず)を搭載し、他方の主面に外部接続用の略円形の電極パッド113を設け、電極パッド113および半導体素子を接続する貫通導体112と、貫通導体112を取り囲むように略円形の開口が形成された内層接地導体110、111とを配設した絶縁基板109を用い、上記主面に平行な方向における電極パッド113と内層接地導体110、111との間隔 $d$ と、電極パッド113の直径 $w$ とが $0 < d \leq w$ を満足するように構成した半導体素子搭載用基板101を提案した(特開2001-160598参照)。

【0010】 この半導体素子搭載用基板101によれ

ば、絶縁基板109内の内層接地導体110、111と電極パッド113との間で不要なキャパシタンスが発生し、これが電極パッド113と半導体素子とを接続する貫通導体112の特性インピーダンスを所定値(50Ω)から変化するのを防ぎ、その結果、1GHz以上の高周波信号からなる駆動信号の伝送損失を小さくして送受信することが可能となる。

#### 【0011】

【発明が解決しようとする課題】しかしながら、最近のインターネットを利用した光伝送装置への高速化の要求はさらに高まり、数10GHz帯域での高速化が切望されているが、上記従来の半導体素子搭載用基板101では、数10GHz以上の高い周波数帯域においては、電極パッド113と半導体素子とを接続する貫通導体112の導通抵抗およびインダクタンス成分により接地電位が不安定になってしまう。その結果、周波数が高くなるに従って特性インピーダンスの不連続が生じて入力信号の反射が増大し、とりわけ20GHz以上での高周波信号の伝送特性が劣化するという問題点があった。

【0012】従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、外部電気回路に実装し易い接続構造を有するとともに、20GHz以上の高周波信号を伝送損失を小さくして効率良く伝達可能な半導体素子搭載用基板およびそれを用いた光半導体パッケージを提供することにある。

#### 【0013】

【課題を解決するための手段】本発明の半導体素子搭載用基板は、複数の絶縁層を積層して成る絶縁基板の一方の主面に半導体素子を載置する載置部が形成され、他方の主面に外部接続用の略円形の電極パッドが設けられ、かつ前記絶縁基板の内部に前記半導体素子と前記電極パッドとを接続する貫通導体および該貫通導体を取り囲むように略円形の開口が形成された内層接地導体が設けられた半導体素子搭載用基板であって、前記主面に平行な方向における前記電極パッドと前記内層接地導体との間隔を $d$ 、前記電極パッドの直径を $w$ としたとき $0 < d \leq w$ であり、前記内層接地導体は前記絶縁層を介して複数積層されているとともに前記内層接地導体間の前記絶縁層の厚さが前記貫通導体により伝送される高周波信号の波長の4分の1以下であることを特徴とする。

【0014】本発明の半導体素子搭載用基板は、電極パッドと内層接地導体との間隔 $d$ と、電極パッドの直径 $w$ とが $0 < d \leq w$ の関係となっており、かつ内層接地導体間の絶縁層の厚さを貫通導体を伝送する高周波信号の波長の4分の1以下とすることにより、20GHz以上の高周波帯域において、電極パッドと貫通導体および貫通導体同士を接続する接続パッド等から構成される信号線路において、各絶縁層間で内層接地導体や電極パッドと貫通導体との距離によって電極パッドと貫通導体との間で発生する電磁波の共振および放射現象を有効に抑制す

ることができる。そのため、特性インピーダンスを所定値(50Ω)から変化するのを防ぐことができ、その結果、高周波信号からなる駆動信号を伝送損失を小さくして送受信することが可能となる。

【0015】本発明の光半導体パッケージは、前記載置部が半導体素子用として形成された本発明の半導体素子搭載用基板と、前記一方の主面に前記載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、該光ファイバ固定部材の内側に設置された透光性部材とを具備したことを特徴とする。

【0016】本発明の光半導体パッケージは、上記の構成により、20GHz以上の高周波信号を駆動信号として用いるとともに、自動化ラインで外部電気回路に実装し易い接続構造となるように電極パッドが光半導体パッケージ下面に設けられた光半導体装置が構成でき、また20GHz以上の高周波信号を伝送損失を小さくして伝達可能なものとなる。

#### 【0017】

【発明の実施の形態】本発明の半導体素子搭載用基板(以下、半導体素子基板という)および光半導体パッケージについて以下に詳細に説明する。そして、図1は、本発明の半導体素子基板を基体として用いた光半導体パッケージについて実施の形態の一例を示す断面図であり、図2は、図1の光半導体パッケージを構成する半導体素子基板の要部を拡大した部分拡大断面図である。

【0018】図1および図2において、1は本発明の半導体素子基板からなる基体、2は枠体、20は蓋体であり、3は、基体1および枠体2から主に構成された光半導体パッケージである。これらの基体1と枠体2と蓋体20とで、内部に光半導体素子4とLSI、IC等からなる駆動素子21が収納される容器が基本的に構成される。なお、枠体2の上面に蓋体20を接合することにより、光半導体装置が構成される。

【0019】本発明の基体1は、絶縁基板の一方の主面に半導体素子4を載置する載置部が形成されており、側部に貫通孔2aが設けられた枠体2が載置部5を囲繞するようにして基体1の上面に接合される。貫通孔2aには筒状の光ファイバ固定部材(以下、固定部材という)8が嵌着されており、この固定部材8は、光半導体素子4と外部との光信号の授受を行なう光ファイバ6および集光用の透光性部材7(レンズ部材)が、内側に挿入され固定されている。更に、枠体2の上面には、光半導体素子4を気密に封止する蓋体20が接合される。

【0020】また、本発明の半導体素子基板からなる基体1は、図2に示すように、複数の絶縁層9a、9b、9cを積層して成る絶縁基板9の一方の主面に半導体素子4を載置する載置部が形成され、他方の主面に外部接続用の略円形の電極パッド13が設けられ、かつ絶縁基板9の内部に半導体素子4と電極パッド13とを接続す

る貫通導体12および貫通導体12を取り囲むように略円形の開口が形成された内層接地導体10, 10', 11, 11'が設けられている。また、図1のように、電極パッド13は外部電気回路基板22の電極パッド27に導体バンプ23を介して電氣的に接続される。

【0021】本発明では、図2に示すように、基体1の主面に平行な方向における電極パッド13と内層接地導体10, 11との間隔および電極パッド13と内層接地導体10', 11'との間隔を $d$ 、略円形の電極パッド13の直径を $w$ としたとき、 $0 < d \leq w$ の関係を有する。即ち、内層接地導体10と内層接地導体11の間隔および内層接地導体10'と内層接地導体11'の間隔 $w1$ は、 $w < w1 \leq 3w$ となる。

【0022】なお、内層接地導体10, 11および内層接地導体10', 11'は、貫通導体12を取り囲むように形成された略円形の開口を有している。また、図2において、24は貫通導体（ビア導体）12の接続パッド、25は高周波信号の信号パッドである。

【0023】上記間隔 $d$ が0以下、即ち基体1の厚さ方向において電極パッド13と、内層接地導体10, 11および内層接地導体10', 11'とが重なる場合、電極パッド13と内層接地導体10, 11および内層接地導体10', 11'との間に不要なキャパシタンスが発生し、電極パッド13、貫通導体12、内層接地導体10, 11および内層接地導体10', 11'による伝送路の特性インピーダンスが所定値よりも低くなり、高周波信号の伝達損失が増大する。

【0024】また、間隔 $d$ が $w$ を超えると、上記特性インピーダンスが高くなり、同様に伝送損失が増大する。

【0025】なお、本発明では、絶縁層を介して複数の内層接地導体を設け、複数の内層接地導体について上記構成とすることによって、不要なキャパシタンス成分を有効に除去でき、20GHzを超える高周波帯域で伝送損失を抑制するうえできわめて有効である。

【0026】そして、本発明においては、図2に示すように、内層接地導体10, 11とその直上の内層接地導体層10', 11'との間の絶縁層9bの厚さ14、即ち内層接地導体10, 11と内層接地導体層10', 11'との間の間隔は、貫通導体12で伝送される高周波信号の波長の4分の1以下である。従って、具体的な厚さ14は、使用する高周波信号の周波数によって以下になる。例えば、20GHzの高周波信号の場合1.2mm以下、30GHzの場合0.8mm以下、40GHzの場合0.6mm以下、50GHzの場合0.5mm以下、60GHzの場合0.4mm以下である。

【0027】そして、この構成によって、電極パッドや貫通導体等から構成される信号線路において、各絶縁層間で電極パッド13と貫通導体12の距離によって電極パッド13と貫通導体12との間で発生する電磁波の共振および放射現象を抑制することができる。その結果、

20GHz以上の高周波帯域で伝送特性の良好な半導体素子基板となる。

【0028】また、図2の構成において、内層接地導体10, 11とその直上の内層接地導体層10', 11'との間隔、即ち絶縁層9bの厚さ14を、高周波信号の波長の4分の1以下としたことにより、適用できる周波数帯域が広がる。従って、本発明においては、高周波信号の好ましい周波数範囲は60GHz以下であり、60GHzを超えると、電流の表皮効果によって電極パッド13と信号パッド25の表面に電流が集中し、電極パッド13と内層接地導体10, 11との間のキャパシタンスおよび電極パッド13と内層接地導体10', 11'との間のキャパシタンスが低下するが、磁界による信号の伝搬が生じて電界の伝搬が劣化し、伝送損失が増大する傾向にある。

【0029】また、高周波信号の周波数範囲の下限については特に限定するものではないが、昨今の要求に 대응する光通信の高速伝送用としては、20GHz以上が実用的である。

【0030】また、基体1は光半導体素子4を支持する支持部材として機能する。その上面には光半導体素子4を載置する載置部5を有し、その載置部5に光半導体素子4が、シリコン等からなる放熱性および加工性の良好な載置用基板26を介してAu-Ge等の半田により接着固定される。また、基体1は複数の絶縁層9a, 9b, 9cを積層して成る多層セラミック基板としての絶縁基板9から成る。一方、枠体2も基体1と同様にセラミックスを成形して作製しても良いし、またはFe-Ni-Co合金等の金属により構成しても良い。

【0031】なお、基体1と枠体2の表面あるいは内部に内層接地導体10, 11等の配線パターン用として形成されるWやMn等からなるメタライズ層は、その外表面に耐食性に優れかつロウ材に対して濡れ性の良好な金属層、例えば厚さ2~6 $\mu$ mのNiメッキ層と厚さ0.5~5 $\mu$ mのAuメッキ層を順次被着させておくのがよく、基体1が酸化腐食するのを有効に防止できるとともに基体1上面に配置される載置用基板26を強固に接着固定することができる。

【0032】上記のごとく、複数のセラミック層を積層してなる多層セラミック基板からなる基体1の一方の主面に光半導体素子4を載置し、他方の主面に外部接続用の略円形の電極パッド13を設ける。この電極パッド13は、高周波信号を伝送損失を小さくして外部インターフェイス基板等の外部電気回路基板22に伝達させるために設けられ、WやMo-Mn等のメタライズ層からなる。

【0033】また、電極パッド13の表面にはNiメッキ層およびAuメッキ層等の耐食性に優れかつロウ付け性および半田材との濡れ性の良好な金属メッキ層を、0.2~20 $\mu$ mの厚さで被着させておくのがよく、導

体バンプ23の酸化腐食も有効に防止できる。そして、略円形の電極パッド13の直径は0.2~10mmが良く、0.2mm未満では、製造時の外部雰囲気との温度差から半田破壊が生じ易く、その結果高周波信号の損失が大きくなる。一方、10mmを超えると、導体バンプ23での高周波信号の反射損失が大きくなり、20GHz以上の高周波信号の伝送には不向きなものとなる。

【0034】また、導体バンプ23が突起状や球状の場合、電極パッド13の直径は上記範囲で良いが、導体バンプ23がリード端子（図示せず）の場合、電極パッド13の直径は0.2~0.8mmが好ましい。

【0035】即ち、電極パッド13の直径が0.2mm未満では、平板状のリード端子の先端部の主面に接続される電極パッド13の面積がリード端子の先端部の主面に対して小さくなり過ぎるため、リード端子の先端部の縁部周囲にロウ材のメニスカスが形成され難くなり、リード端子の接合強度が劣化し易い。

【0036】また、電極パッド13の直径が0.8mmを超えると、電極パッド13の面積がリード端子の先端部の主面に対して大きくなるため、リード端子の先端部の縁部周囲にロウ材のメニスカスが形成され易くなり、リード端子の接合強度は確保できるものの、電極パッド13の面積が不必要に大きくなるため、電極パッド13とリード端子との接続部での高周波信号の反射損失が大きくなり、20GHz以上の高周波信号の伝送には不向きなものとなる。

【0037】また、本発明においては、電極パッド13は導体バンプ23を介して外部電気回路基板の電極パッド27に接続される構造、所謂BGA（Ball Grid Array）構造とすることが好ましい。この場合、高周波信号のさらなる高周波化に対して接続部での伝送損失を少なくすることができ、導体バンプ23での高周波信号の反射を小さくすることができる。その結果、外部電気回路基板22に実装し易い接続構造となるとともに、高周波信号を伝送損失を小さくして伝達可能となる。

【0038】この導体バンプ23は、Sn-Pb合金共晶半田、Sn-Ag合金半田等の低融点のロウ材等からなり、そのサイズは電極パッド13と同程度の直径のものが、実装信頼性や電気特性の面で好ましい。導体バンプ23の直径が電極パッド13の直径よりも大きくなると、それらのピッチが狭まり、キャパシタンスの増加や電気絶縁性の点で問題が生じ易くなる。

【0039】本発明の枠体2は、その側部に貫通孔2aが設けてあり、貫通孔2aに筒状の固定部材8が銀ロウ材等を介して嵌着接合される。この固定部材8はFe-Ni-Co合金やFe-Ni合金等の金属材料からなり、例えば、その金属材料のインゴット（塊）をプレス加工により筒状とすることによって作製される。

【0040】そして、筒状の固定部材8の内部には光ファイバ6が挿入固定され、固定部材8の枠体2内側の端

部には集光用の透光性部材7が配置され、光ファイバ6と光半導体素子4との間で光信号の授受を行い得るようになっている。この固定部材8と光ファイバ6とは、半田や樹脂接着剤により光半導体パッケージ3の内部が気密になるように接合され固定される。このとき、半田により接合する場合、予め接合部にメタライズ層をスパッタリング法等の薄膜形成法で形成しておくと、接合強度が向上して好ましい。

【0041】枠体2の上面には、Fe-Ni-Co合金やFe-Ni合金等の金属材料からなる蓋体20が接合され、これによって基体1と枠体2と蓋体20とから成る容器の内部に光半導体素子4が気密状態で収納されることとなる。蓋体20の枠体2上面への接合は、シームウエルド法等の溶接法によって行われる。

【0042】かくして、本発明は、20GHz以上の高周波帯域において、電極パッドや貫通導体等で構成される信号線路において、各絶縁層間で電極パッドと貫通導体の距離によって電極パッドと貫通導体との間で発生する電磁波の共振および貫通導体を通過する高周波信号の放射現象を抑制することができる。

【0043】即ち、使用する高周波帯域（60GHz以下）で高周波信号の伝送性に影響を及ぼさない程度に抑制することができるため、特性インピーダンスを所定値（50Ω）から変化するのを防ぐことができ、その結果、貫通導体に流れる高周波信号の伝送損失を小さくして、光半導体素子4と外部電気回路との間で高周波信号を送受信することが可能となる。

【0044】なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は何等差し支えない。例えば、光ファイバ6を挿入固定する固定部材8は筒状に限らず、上面に溝を形成した断面形状がU字状のものでも良い。また、基体1は多層セラミック基板でなくても良く、例えばポリイミド等の樹脂層を多層に積層させたものでも良い。さらに、上記実施の形態では光半導体パッケージについて主に説明したが、LSIやIC等の半導体素子用の半導体素子基板および半導体パッケージについても本発明の構成を適用し得る。

【0045】

【発明の効果】本発明の半導体素子基板は、絶縁基板の主面に平行な方向における電極パッドと内層接地導体との間隔をd、電極パッドの直径をwとしたとき $0 < d \leq w$ であり、内層接地導体は絶縁層を介して複数積層されているとともに内層接地導体間の絶縁層の厚さが貫通導体により伝送される高周波信号の波長の4分の1以下であることにより、電極パッドと貫通導体および貫通導体同士を接続する接続パッド等から構成される信号線路において、各絶縁層間で電極パッドと貫通導体の距離によって電極パッドと貫通導体との間で発生する電磁波の共振および放射現象を抑制することができ、特性インピー

ダンスが所定値(50Ω)から変化するのを防ぐことができる。その結果、特に20GHz以上の高周波帯域において、高周波信号からなる駆動信号を伝送損失を小さくして送受信することが可能となる。

【0046】また、半導体素子基板の他方の主面に形成された電極パッドは、導体バンプを介して外部電気回路基板の電極パッドに接続されることにより、リード端子、ピン等を介して外部電気回路基板に接続する場合と比較して、導体バンプでの高周波信号の反射を小さくすることができ、その結果、外部電気回路に実装し易い接続構造になるとともに、高周波信号の伝送損失を小さくして伝達可能なものとなる。

【0047】本発明の光半導体パッケージは、載置部が光半導体素子用として形成された本発明の半導体素子搭載用基板と、一方の主面に載置部を囲繞するように取着され、側部に貫通孔が形成された枠体と、貫通孔に嵌着された筒状の光ファイバ固定部材と、光ファイバ固定部材の内側に設置された透光性部材とを具備したことにより、20GHz以上の高周波信号を駆動信号として用いる光半導体装置が、自動化ラインで外部電気回路基板に実装し易い接続構造となるとともに、高周波信号を伝送損失を小さくして伝達可能なものとなる。

【図面の簡単な説明】

【図1】本発明の半導体素子基板を基体として用いた光半導体パッケージについて実施の形態の一例を示す断面図である。


【図2】図1の光半導体パッケージにおける半導体素子基板の要部を拡大した部分拡大断面図である。

【図3】従来の半導体素子基板の要部を示す部分拡大断面図である。


【符号の説明】

- 1：基体
- 2：枠体
- 2a：貫通孔
- 3：光半導体パッケージ
- 4：光半導体素子
- 5：載置部
- 6：光ファイバ
- 7：透光性部材
- 8：光ファイバ固定部材
- 9：絶縁基板
- 9a, 9b, 9c：絶縁層
- 10, 10', 11, 11'：内層接地導体
- 12：貫通導体
- 13：電極パッド
- 14：絶縁層の厚さ

【図1】



【図2】



【図3】

